招生中

VLSI數位訊號處理架構設計

115上 3 小時 杜弘隆
VLSI數位訊號處理架構設計

課程目標與簡介

杜弘隆

杜弘隆

課程備註

授課語言 中文
上課時間地點 每週 三 D2-D4 ES106
選別 選修
教學型態 課堂教學
推廣教育備註 需教師同意
修課條件 需教師同意
優惠價 NT$ 9600
已額滿,請洽服務人員
課程詳細資訊
  • 上課時間
    週三 早上 09:10-12:00
  • 報名期間
    2026/08/24 - 09/08
  • 上課地點/教室
    ES106
  • 學期期次
    115上
  • 開課系所
    電機工程學系碩士班
  • 學分數
    3 學分(學期課)
分享此課程
LINE 線上諮詢
課程瀏覽紀錄
VLSI數位訊號處理架構設計
VLSI數位訊號處理架構設計 $9,600